


# 몰리브덴 팁 전계 방출 소자의 제조 및 다이아몬드 상 카본의 코팅 효과



## Fabrication of Mo-tip Field Emitter Array and Diamond-like Carbon Coating Effects

주병권\*, 정재훈\*, 김 훈\*, 이상조\*, 이윤희\*, 차균현\*\*, 오명환\*

(Byeong-Kwon Ju, Jae-Hoon Jung, Hoon Kim, Sanjo Lee, Yun-Hi Lee, Kyun-Hyon Tchah and Myung-Hwan Oh)

### Abstract

Mo-tip field emitter arrays(FEAs) were fabricated by conventional Spindt process and their life time characteristics and failure mode were evaluated. The fabricated Mo-tip FEA could generate at least  $0.35 \mu\text{A}/\text{tip}$  emission current for about 320 hours persistently under a constant gate bias of 140 V and was finally destroyed through self-healing mode. Thin diamond-like carbon films were coated on the Mo-tips by plasma-enhanced CVD and the dependence of emission properties upon the DLC thickness was investigated. By DLC coating, the turn-on voltage and emission current were appeared to be improved whereas the current fluctuation was increased in the DLC thickness range of 0~1,000 Å.

**Key words(중요 용어)** : Mo-tip FEA(몰리브덴 팁 전계 방출 소자), Field emission property(전계 방출 특성), DLC thin film(다이아몬드 상 카본 박막)

### 1. 서 론

Mo-tip FEA(field emitter array)는 전계 방출 표시 소자(FED: field emission display), 마이크로 파 발생 및 증폭기 등에 있어서 고집적-고성능 전자원으로써 응용 가능성이 기대되고 있다.<sup>1,2)</sup> FEA가 지녀야 할 이상적인 특성들을 살펴보면, 전계 방출 안정성, 물리-화학-열적 내구성, 저전압 구동, 높은 방출 전류, 방출 에너지의 집중화, 낮은 전류 표동, 그리고 팁으로서의 가공성 및 소자의 생산성들이 포괄적으로 고려되어야 하며, 이를 충족시키기 위해 전계 방출용 재료나 소자의 제조 공정 측면에서 많

은 연구가 수행되어 오고 있다. 이러한 연구들 중의 하나가 Mo-FEA 상에 DLC(diamond-like carbon)을 코팅하는 것으로 다이아몬드 관련 재료들이 지니고 있는 높은 열 전도도, 물리-화학적 내구성, 그리고 낮은 일함수로 인한 방출 개시 전압의 감소 등의 기능을 Mo-tip에 부여하자는 의도이다.<sup>3-5)</sup>

본 논문에서는 Mo-tip FEA에 있어서 전류-전압 특성과 동작 수명 및 수명 측정 후 소자의 물리적 파괴 현상, 그리고 PECVD(plasma-enhanced CVD) 방법에 의한 DLC 막의 코팅 및 막의 두께에 대한 전계 방출 특성의 의존도 등을 논의하고자 한다.

### 2. Mo-tip FEA의 제조 및 DLC 코팅 방법

Mo-tip FEA는 일반적인 Spindt 공정에 의해 제조되었으며, 그림 1을 참고로 하여 공정 순서 및 조건을 기술하면 다음과 같다.

① n형 (100) 실리콘 기판(직경 4인치, 두께  $500 \mu\text{m}$ , 저항률  $0.002 \sim 0.005 \Omega\text{cm}$ ) 위에  $1.2 \mu\text{m}$

\* : KIST 정보재료소자연구센터  
(서울시 성북구 하월곡동 39-1, Fax: 02-958-5692  
E-mail : jbk@kistmail.kist.re.kr)  
\*\* : 고려대학교 전자공학과  
1998년 3월 14일 접수, 1998년 5월 4일 심사완료




그림 1. Spindt 공정에 의한 Mo-tip FEA의 제조 순서

Fig. 1. Fabrication steps of Mo-tip FEA by Spindt process

두께의 습식 열 산화막을 성장시킨 뒤, 이 위에 게이트 전극(Mo 혹은 Cr)을 두께  $0.4 \mu\text{m}$ 이 되도록 RF magnetron sputtering에 의해 증착한다.

② 사진 식각 공정을 통해  $1.5 \mu\text{m}$  직경의 게이트 홀을 정의한 다음 RIE(reactive ion etching)와 BOE(buffered oxide etchant)에 의해 게이트 전극과 게이트 절연막을 각각 순차적으로 패터닝한다. 이 때 게이트 전극으로 사용된 Mo 및 Cr의 RIE 조건은 표 1과 같다.

③ 포토 레지스트를 제거하고 웨이퍼를 일정 크기로 자른 뒤, 시편을 전자선 증착기 내에 넣고 회전시키면서 회생층에 해당하는 Al 막의 두께가  $0.2 \mu\text{m}$ 가 되도록  $\theta = 15^\circ$  각도로 경사 증착시킨다.

④ 동일한 전자선 증착기 내에서 팁의 재료로 사용될 Mo 막을 시편에 대해 수직으로 게이트 홀이 막힐 때까지 증착한다.

⑤ Al 층을 습식 식각에 의해 제거함으로써 소자 제조 공정을 완료한다.






그림 2. Mo-tip FEA의 규격 및 모양

Fig. 2. Specification and geometrical structure for Mo-tip FEA

표 1. Mo 및 Cr 게이트 전극의 RIE 조건  
Table 1. RIE process condition of Mo and Cr gate electrodes

	Mo	Cr
Gas Flow (sccm)		
CHCl <sub>3</sub>		12
O <sub>2</sub>		28
SF <sub>6</sub>	50	
Pressure (mTorr)	25	20
Temperature (°C)	20	120
Etching Rate (nm/min)	50	50

그림 2는 제조된 Mo-tip FEA의 규격과 모양을 나타낸 것이다. 단일 emitter의 구조를 보면, 게이트 절연막 및 전극의 두께는 각각 1.2 μm 및 0.4 μm, 팁의 높이는 게이트 전극의 중간 위치에 팁 끝이 정렬되도록 1.4 μm로 설정하였다. 이러한 30×30개의 emitter들이 10 μm의 간격을 가지고 300 μm×300 μm 크기의 영역 내에 형성되어 있다.

제조 후 구조 평가 결과 대부분의 기하학적 치수가 설계치를 따랐으며 단지 게이트 홀의 직경이 1.7~1.8 μm로 마스크 패턴에 비해 약 0.2~0.3 μm 정도 증가한 값으로 나타났는데 이는 사진 식각 공정 및 RIE 과정 중의 공정 오차에서 기인한 것이다. Mo-tip의 끝 부분의 직경은 평균적으로 500 Å 이하로 측정되었다.


제조된 Mo-tip 위에 PECVD 법으로 DLC 막을 증착하였다. PECVD 반응실의 간단한 구조도 및 DLC 막의 증착 조건을 그림 3에 나타내었으며, DLC 막의 두께는 200~1,000 Å 범위에서 변경하였다.

제조된 FEA들은 고진공 전계 방출 특성 측정 장치 내에서 전기적인 특성이 평가되었다. 양극으로는 Cu plate를 사용하였고, tip의 끝 부분과의 거리는 300 μm로 유지하였다. 측정이 진행되는 동안의 진공도는 10<sup>-8</sup> Torr order로 하였다. 측정 이전에 방출 특성이 정상 상태에 이를 때까지 소자를 안정화시켰다.

### 3. 결과 및 토의

#### 3-1. Mo-tip FEA의 전계 방출 특성

Mo-tip FEA에 대한 전계 방출 전류-전압 특성을 그림 4에 나타내었다. Mo 및 Cr을 게이트 전극으로 사용하여 본 결과 게이트 전압을 180 V로 고정된 상태에서 900 개의 tip에 대한 방출 전류가 Mo 전극의 경우 2.6 mA(~2.89 μA/tip), Cr 전극의




Condition	Conventional DLC deposition
rf power (W)	100
Pressure (mTorr)	20
Gas flow rate (sccm)	
He	50
H <sub>2</sub>	5
N <sub>2</sub>	0
CH <sub>4</sub>	3
CF <sub>4</sub>	0
Substrate temp. (K)	300
Time (seconds)	100


그림 3. PECVD 반응실의 구성도 및 DLC 증착 조건

Fig. 3. Schematic diagram of PECVD reaction chamber and DLC deposition condition

경우 9.5 mA(~10.56 μA/tip)로 나타났다. Fowler-Nordheim(F-N) plot으로부터 얻어진 turn-on 전압



(a)



(b)

그림 4. Mo-tip FEA의 전류-전압 특성(a) 및 Fowler-Nordheim plot(b)  
 Fig. 4. I-V curve(a) and Fowler-Nordheim plot(b) of Mo-tip FEA

의 경우, Mo 전극 사용 시는 약 80V, Cr 전극 사용 시는 약 72V로 나타났으며, F-N plot의 기울기에서는 큰 차이를 보이지 않았다. 이와 같이 Cr 게이트 전극을 사용할 경우에 상대적으로 4 배 이상의 높은 전류를 얻을 수 있는 이유는 재료적인 이유보다도 Cr이 Mo에 비해 게이트 절연막으로 사용된 열산화막과의 접착성이 우수하여 Spindt 공정의 마지막 단계인 lift-off에서 게이트 전극막의 손상 정도를 줄임으로써 소자의 수율을 증가시킨 것으로 분석할 수 있다.





그림 5. 연속 동작(a) 및 45분 ON/15분 OFF 하에서의 Mo-tip FEA의 전류 변동  
 Fig. 5. Current fluctuation of Mo-tip FEA under continuous(a) and 45 min ON/15min OFF operation

그림 5(a)는 Cr 게이트 전극을 갖는 Mo-tip FEA 소자에 대해서 게이트 전압을  $V_g = 140$  V, 양극 전압을  $V_a = 300$  V로 유지시킨 상태에서 시간에 따른 전류 변화를 관찰한 것이다. 초기에 약  $320 \mu\text{A}$ 의 전류가 얻어졌으며 이후 점차로 증가하여 약 50 시간이 지나면  $390 \mu\text{A}$ 에 이르고 이후 감소하여 약 100 시간 후에는  $315 \mu\text{A}$  정도로 안정화되어 약 320 시간에 이르기까지 비교적 일정하게 유지되는 것으로 나타났다. 320 시간이 지나면 방출 전류가 급격히 감소하여 소자가 노쇠화 되었음을 알 수 있다. 소자 동작 중에 tip 당 평균 전류는 약  $0.35 \mu\text{A}/\text{tip}$  정도로 FED에 일반적으로 사용되는 범위인  $0.01 \sim 0.1 \mu\text{A}/\text{tip}$ 에 비해 상대적으로 높은 값으로 가속 인자(acceleration factor)를 1 이상으로 가정하면 정격 동작 범위에서의 소자 수명은 320 시간 이상이 될 것으로 추측된다.

그림 5(b)는 소자를 45 분간 ON-15 분간 OFF하였을 때의 시간에 따른 전류 특성으로 초기에 대체적인 전류 파형 변화는 연속적인 동작의 경우와 유사하며, 단지 ON/OFF의 반복으로 인한 전류 표동이 관찰되었다. 소자의 수명은 약 400 시간 정도로 실제 동작 시간을 환산하면 300 시간으로 나타나는데, 따라서 이러한 45 분 ON/15 분 OFF 동작이 수명 향상에 기여하지는 않는 것으로 나타났다.

그림 6은 Mo-tip FEA와 그림 5(a)의 경우와 같이 340 시간 동안 동작되어 노쇠화 된 Mo-tip FEA의 I-V 특성을 비교한 것으로서, 노쇠화 된 소자라 할지라도 게이트 전압을 일정치(본 경우에는 약 10~15 V 정도)만큼 증가시키면 본래의 전계 방출 특성을 회복할 수 있음을 보여주고 있다.

동작 수명 측정 후 노쇠화된 Mo-tip FEA의 모양을 SEM으로 조사한 결과 전반적인 모양은 그림 7(a)에 보인 바와 같이 나타났다. 500 배의 배율로 관찰하였을 때 평균적으로 약 15~20 % (50~55 개 / 300 개) 도에 해당하는 emitter들이 손상된 것으로 나타났으며, 대부분은 인접한 emitter들에 영향을 미치지 않고 단일 emitter만 파괴되었지만(자체 치유형 : self-healing mode), 일부는 3~8 개의 emitter에 영향을 미침으로써 그룹화 되어 파괴되는 것으로 관찰되었다(전파형 : propagation mode). 그림 7(b)는 (a)의 " " 부분을 확대한 것으로, 한 개의 emitter 단위로 파괴가 일어나지만 파괴 정도가 크거나 혹은 인접한 복수 개의 emitter들이 파괴될 경우 파괴 영역이 서로 연결되면서 확장되고 있음을 알 수 있다.

그림 7(b)의 " " 부분의 단면을 관찰한 결과를




그림 6. 노쇠화 측정 전후의 Mo-tip FEA에 대한 I-V 특성

Fig. 6. I-V characteristics of Mo-tip FEAs before and after aging test

(c)에 보였는데, tip과 gate 전극이 주로 파괴된 것으로 보아 본 실험에서의 emitter의 파괴는 팁과 게이트 전극간의 전압 항복으로 인한 arc에 의해 일어나며<sup>6)</sup>, gate 절연막의 경우 물리적으로는 크게 손상받지 않는 것으로 보여진다. 또한 전반적인 관찰에서 손상되지 않은 것으로 나타난 emitter의 경우도 인접한 emitter의 파괴로 인한 영향으로 gate 전극이 절연막으로 부터 분리되어 있는 것으로 관찰되었으며, tip의 끝 부분과 게이트 전극 모서리에 약간의 손상이 있는 것으로 보아 미세한 arc가 있었음을 알 수 있다.

치명적인 arc로 인해 tip이 완전히 제거되지는 않았을지라도 이러한 작은 arc를 겪으면서 tip 끝에 손상을 입은 경우 그 정도에 따라 그림 8에 보인 바와 같이 tip의 모양이 관찰되었다. 즉, Mo-tip FEA의 초기의 tip 끝은 그림 8 (a)에 보인 바와 같이 직경 500 Å 이하로 뾰족하였으나, arc를 거치면서 (b)와 같이 arc 정도에 따라 변형되고 있다. 그림 7(c)의 왼쪽 emitter와 같이 tip이 완전히 소멸되지 않으면, 그림 8(b)와 같은 일부 변형이 일어나더라도 emitter는 여전히 그 기능을 유지하고 있는 것




그림 7. 노쇠화된 Mo-tip FEA의 모양 (a) 전반적인 모양, (b) 손상된 부분의 확대, (c) 단면도 ("↔" 부분)  
 Fig. 7. Structure of aged Mo-tip FEA (a) overall view, (b) magnified view of the damaged area, (c) cross-sectional view ("↔" area)




그림 8. 초기의 Mo-tip FEA의 tip의 모양(a)과 arc에 의해 손상된 tip들의 모양(b)  
 Fig. 8. Tip structures of Mo-tip FEA before(a) and after(b) arc

으로 판단된다. 단지, 그림 6으로부터 알 수 있듯이 turn-on 전압이 증가하게 되고 따라서 일정 전류치를 얻을 수 있는 gate 전압이 증가하게 된다고 볼 수 있다.

3-2. DLC 박막의 코팅 효과

제 2 절에서 기술한 PECVD 방법에 의해 Mo-tip FEA 상에 DLC 박막을 200~1,000 Å의 두께를 갖도록 코팅한 뒤 전계 방출 특성을 조사하여 보았다. 그림 9의 (a)와 (b)는 각각 DLC의 코팅 두께에 따른 I-V 특성과 F-N plot을 나타내고 있다. 이로부터 알 수 있는 바와 같이 DLC의 두께가 증가함에 따라 turn-on 전압이 최저가 되는 임계치가 있으며, 또한 이를 기준으로 하여 DLC의 두께를 더욱 증가시킬 경우 turn-on 전압도 증가하여 결국은 DLC가 코팅 되지 않은 경우에 비해서도 turn-on 전압이 커지는 것으로 나타났다. 아울러, DLC 막이 코팅된 Mo-tip FEA의 유효 일함수는 F-N plot의 기울기로부터 약 2.70 eV로 계산되었으며, 이는 순수한 Mo의 일함수에 비해 약 40 % 정도 감소한 값에 해당한다.

Mo-tip FEA 상에 코팅된 DLC 박막의 두께와 소자의 turn-on 전압 간의 관계를 그림 10(a)에 도시하였다. 이를 통하여 본 실험에서 사용된 Mo-tip FEA와 DLC 막에 대한 경우 약 200 Å 정도의 DLC 두께가 turn-on 전압 감소에 최적임을 알 수 있으며, 수치상으로는 차이가 있을지라도 Si-tip 및 Mo-tip emitter에 대해 DLC의 두께가 증가함에 따라 turn-on 전압이 감소하다가 임의의 두께로부터 증가하는 성향은 앞서 보고된 연구 결과와 일치하고 있다.<sup>7-9)</sup>

순수한 Mo-tip FEA와 200 Å 두께의 DLC 박막이 코팅된 Mo-tip FEA의 전계 방출 특성을 그림 10(b)에 비교 도시하였다. DLC 코팅에 의해 turn-on 전압이 60 V로부터 46 V로 감소하였을 뿐만 아니라, 300 V의 양극 전압에 대해 0.1 μA/emitter의 전류를 방출할 수 있는 gate 전압도 77 V에서 65 V로 낮출 수 있었다. Gate 누설 전류를 살펴 보면 DLC를 코팅함으로써 양극 전류에 대한 비율은 낮아졌으나, 상대적으로 낮은 gate 전압하에서 누설 전류가 측정되기 시작하였음을 알 수 있다.

DLC 코팅 두께에 따른 전류 표동 현상을 1 시간 동안 측정된 결과 그림 11과 같이 나타났는데, DLC 코팅 두께에 비례하여 전류 표동 정도, 즉 전류 변화량도 증가하는 것을 알 수 있었다. 이에 관한 이유들 중의 하나로 DLC 내에 존재하는 수소의 불완




그림 9. DLC가 코팅된 Mo-tip FEA의 전류-전압 특성(a) 및 Fowler-Nordheim plot(b)

Fig. 9. I-V curve(a) and Fowler-Nordheim plot(b) of DLC-coated Mo-tip FEA






그림 10. DLC 코팅된 Mo-tip FEA에 있어서 DLC의 두께와 turn-on 전압간의 관계 (a) 및 I-V 특성(b)

Fig. 10. Relationship between DLC thickness and turn-on voltage(a) and I-V curves(b) in DLC-coated Mo-tip FEA

정한 거동을 생각해 볼 수 있는데 이러한 가정은 C-H<sub>n</sub>의 결합 에너지가 C-C 결합에 비해 상대적으로 약하여 결합 파괴 및 재결합 가능성이 높다는 점으로부터 도출할 수 있다<sup>10)</sup>.



DLC film thickness on Mo-tip FEA (nm)	Average current variation (%)
0	9.2
10	11.9
20	12.7
50	21.2
100	25.3

그림 11. DLC 코팅된 Mo-tip FEA의 전류 변동 특성 및 평균 전류 변화량

Fig. 11. Current fluctuation and average current variation for DLC-coated Mo-tip FEA

#### 4. 결 론

표준 Spindt 공정을 이용하여 Mo-tip FEA들을 제조하고 이의 전계 방출 특성(노쇠화 현상 등)을 분석하였으며, 아울러, 제조된 Mo-tip FEA 상에 DLC 박막을 코팅함으로써 코팅 두께에 따른 전계 방출 특성(turn-on 전압, 방출 전류, 전류 변동 등)을 평가한 결과 다음과 같은 점들을 도출할 수 있었다.

1) gate 전극으로서 Mo에 비해 Cr을 사용한 경우에 보다 높은 방출 전류를 얻을 수 있었으며, 이는 소자의 수율 향상에 기인한 것으로 추측된다.

2) 동작 수명 측정 과정을 통하여 노쇠화 된 소자를 관찰한 결과 tip과 gate 전극간의 arc로 인한 물리적 파괴가 일어난 것으로 나타났으며 대체로 단일 emitter만 손상되는 자체 치유형 파괴 성향을 보였다.

3) 자체 치유형으로 손상된 소자의 경우, gate 전압을 일정치 만큼 증가시키면 손상되지 않았거나 혹은 손상 정도가 적은 emitter들이 동작함으로써 전계 방출 특성을 회복할 수 있었다.

4) Mo-tip 상에 DLC 막을 코팅한 경우 turn-on 전압이 최소로 되는 임계 두께가 존재하며 이 이상에서는 막의 두께가 증가할수록 turn-on 전압도 증가하는 것으로 나타났는데 본 실험에서의 임계 두께는 약 200 Å 부근으로 얻어졌다.

5) DLC 막의 코팅에 의해 turn-on 전압, 방출 전류 밀도 등은 향상된 반면에 전류 변동 정도는 증가하였는데 이는 DLC 재료 자체의 불안정성에 기인하는 것으로 판단된다.

**참 고 문 헌**

1. S.Iannazzo, "A survey of the present status of vacuum microelectronics," *Solid-State Electronics*, vol.36, no.3, pp.301-320, 1993
2. I.Brodie, P.R.Schwoebel, "Vacuum microelectronic devices," *Proc. IEEE*, vol. 82, no.7, pp.98-126, 1994
3. J.Liu, V.V.Zhirnov, A.F.Myers, G.J.Wojak, W.B.Choi, J.J.Hren, S.D.Wolter, M.T.McClure, J.T.Glass, "Diamond coated silicon field emitters," *Proc.IVMC'94*, pp.104-107, 1994

4. J.E.Jaskie, "Diamond-based field-emission displays," *MRS Bulletin*, pp.59-64, 1996.3
5. J.H.Jung, B.K.Ju, Y.H.Lee, J.Jang, M.H.Oh, "Enhancement of electron emission efficiency and stability of molybdenum-tip field emitter array by diamond like carbon coating," *IEEE Electron Device Letters*, vol.18, no.5, pp.197-199, 1997
6. P.R.Schwoebel et al., "Surface-science aspects of vacuum microelectronics," *J.Vac. Sci. Technol.*, vol.B13, no.4, pp.1391-1410, 1995
7. G.J.Wojak, V.V.Zhirnov, W.B.Choi, J.J.Cuomo and J.J.Hren, "Interpretation of I-V characteristics of diamond cold cathodes," *Proc.IVMC'97*, pp.146-150, 1997
8. M.O.Ding, W.B.Choi, A.F.Myers, J.J.Cuomo and J.J.Hren, "Room temperature diamond coatings for field emitters," *Proc.IVMC'97*, pp.499-503, 1997
9. W.B.Choi, M.Q.Ding, V.V.Zhirnov, A.F.Myers, J.J.Hren and J.J.Cuomo, "Electron emission characteristics of a-diamond coated field emitters," *Proc.IVMC'97*, pp.527-531, 1997
10. J.H.Jung, *Effect of Hydrogen-Free Diamond-Like Carbon Coating on Molybdenum-Tip Field Emitter Arrays*, Ph.D. Thesis, Kyung Hee University, pp.88-103, 1997