

멤리스터 기반 미분 및 적분제어 회로에서의 커패시턴스 변화에 따른 히스테리시스 곡선 특성 분석

최진웅, 모영세, 송한정^a

인제대학교 나노융합공학과

In Memristor Based Differential or Integral Control Circuit, Hysteresis Curve Characteristic Analysis According to Capacitance

Jin-Woong Choi, Young-Sea Mo, and Han-Jung Song^a

Department of Nanoscience and Engineering, Inje University, Gimhae 621-749, Korea

(Received August 20, 2015; Revised September 13, 2015; Accepted September 23, 2015)

Abstract: This paper presents an electrical feature analysis of hysteresis curves in memristor differential and integral control circuit. After making macro model of the memristor device, electric characteristics of the model such as time analysis, frequency dependent DC I-V curves were performed by PSPICE simulation. Also, we made a circuit of memristor-capacitor based on nano-wired memristor device and analyzed the simulated PSPICE results. Finally, we proposed a memristor based differential or integral control circuit, analyzed hysteresis curve characteristic in the control circuit.

Keywords: Memristor, Nano-wire, Hysteresis curve, Macromodel, PSPICE

1. 서 론

멤리스터(memristor)는 기본적인 회로소자인 저항 R, 커패시터 C, 인덕터 L과 함께 최근에 발견된 4번째 소자로 많은 주목을 받고 있다. 종래의 수동소자인 저항과는 달리 전압 변화의 방향에 따라 히스테리시스성의 저항특성을 보이는 소자로 그 응용 가능성이 날로 높아지고 있다. 이러한 멤리스터 소자는 1971년에 레온 추아가, 그 존재 가능성을 처음으로 예측한 바 있다 [1]. 추아는 멤리스터의 전기적 특성을 이론적으로 규명하였고, 멤리스턴스

(memristance) 기호 M을 사용하여 자속과 전하의 관계를 $d\phi = Mdq$ 라 정의하였다. 최근에, 휴렛팩 커드(HP)의 연구자들이 외부 바이어스에 의한 이온 이동으로 멤리스터 특성이 얻어지는 소자에 관한 논문을 발표하게 되면서 비로소 나노 와이어 형태의 멤리스터 소자가 구현되었다 [2]. 현재 멤리스터 연구는 주로 멤리스터의 제조 방법에 관련 소재차원의 연구가 활발히 진행되고 있으며, 최근에는 소자의 전기적 특성에 대한 연구도 많이 이루어지고 있고, 이러한 멤리스터를 반도체 메모리나 신경망의 시냅스 회로에 대한 응용 가능성이 많이 제기되고 있다 [3]. 그러나 이러한 응용을 위해서는, 멤리스터 소자의 고유한 특성인 히스테리시스의 기본 해석 및 응용 기초 연구가 선행되어야 한다 [4].

본 논문에서는 멤리스터 소자의 고유한 특성인 히스테리시스 곡선을 제어하기 위해 회로해석을 위한 매크로모

a. Corresponding author; hjsong@inje.ac.kr

델을 적용하고, 멤리스터 기반 미분 및 적분 회로를 제안하고 분석하였다. 이러한 제어 회로를 통해 커패시턴스 변화에 따라 히스테리시스 곡선 특성을 변화시킬 수 있었다.

2. 실험 방법

2.1 멤리스터 소자 매크로 모델링

멤리스터(memristor)의 특성 해석을 위하여 PSPICE로 매크로 모델링을 이용하여 등가회로 시뮬레이션을 실행하였다.

그림 1은 멤리스터의 특성 해석을 위한 PSPICE 매크로 모델링을 나타내었다.




Fig. 1. PSPICE macromodel for circuit analysis of the memristor.




Fig. 2. Circuit for electrical characteristic of the single memristor.

단일 멤리스터의 특징을 알아보기 위하여 그림 2와 같이 멤리스터를 구성하였다.

그림 2는 단일 멤리스터 회로를 통해서 멤리스터의 전압, 전류, 그리고 저항의 특징을 나타낸 것이다.




Fig. 3. Transient analysis of the current and resistance of the memristor in the frequency of 250 Hz and 500 Hz. (a) sinusoidal input voltage, (b) current variation, and (c) V-I hysteresis curve.

그림 3에서 보듯이 주파수 변화에 의한 출력 전압, 전류 그리고 전압-전류 히스테리시스 곡선을 확인하였다. 먼저 그림 3(a)는 시간에 따른 250 Hz와 500 Hz를 가진 사인파의 입력전압의 그래프를 나타낸 것이다. 그림 3(b)는 시간에 따른 250 Hz, 500 Hz를 가진 멤리스터 전류를 나타낸다. 마지막으로 그림 3(c)는 주파

수에 따른 멤리스터 전압-전류의 그래프를 나타낸 것이다. 주파수 250 Hz을 가질 때 저항 특성이 더 급격히 변화하고, 따라서 히스테리시스 곡선 특성도 500 Hz일 때 보다 더 넓게 분포한다.

2.1.1 멤리스터-커패시터 회로 특성 해석

먼저 미분 및 적분제어 특성을 분석하기에 앞서 분석에 필요한 Memristor-Capacitor(M-C) 병렬회로를 해석하였다.

그림 4는 멤리스터-커패시터 병렬회로의 전류 특성 해석을 위한 Memristor-Capacitor(M-C) 병렬 회로를 나타낸 것이다.




Fig. 4. Memristor-capacitor parallel circuit for current analysis.

입력전압이 사인파인 M-C 병렬 회로에서 전류는

$$\begin{aligned}
 i(t) &= i_1 + i_2 \\
 &= \frac{V_{in}}{M(t)} + C \frac{dV_{in}}{dt} \\
 &= \frac{V_{in}}{M(t)} + C \cdot \omega \cos \omega t
 \end{aligned}
 \tag{1}$$

로 정의된다.

i_1 는 멤리스터에 흐르는 전류이고 i_2 는 커패시터에 흐르는 전류이며 $i(t)$ 는 총 전류이다. 멤리스터에 흐르는 전류는 그림 3(b)의 특성을 지닌다. 커패시터에 흐르는 전류는 입력전압의 미분 값에 비례한다. 즉 입력 전압(V_{in})이 사인파형이기 때문에 전류는 코사인에 비례한다. 전체 전류는 멤리스터에 흐르는 전류와 커패시터에 흐르는 전류(커패시터 전류)의 합이다.




Fig. 5. V-I curve of M-C parallel circuit. (a) V-I curve of memristor, (b) V-I curve of capacitor, (c) V-I curve of M and C, and (d) V-I curve of total current.

그림 5는 그림 4의 회로에서 사인파인 입력전압을 넣었을 때 그림 5(a)의 입력전압 변화에 따른 멤리스터에 흐르는 전류, 그림 5(b)의 커패시터에 흐르는 전류, 그림 5(d)의 전체 전류 PSPICE 결과를 나타내었다. 그림 5(a), (b)에서 (1), (2), (3), (4)는 시간의 흐름을 나타낸다. (1)구간에서의 커패시터 전류의 값은 +이기 때문에 전체 전류는 멤리스터 전류의 값보다 상승하게 된다. 그러나 (2)구간에서의 커패시터 전류의 값은 -이기 때문에 전체 전류는 멤리스터 전류의 값보다 감소하게 된다. 따라서 (1), (2)구간에서의 히스테리시스 모양은 줄어들고 그림 5(a)는 원점에 있던 히스테리시스 대칭점(히스테리시스 곡선이 교차하는 지점)이 그림 5(d)의 위쪽으로 올라가게 된다. 그에 반해 (3)구간에서는 멤리스터의 전류는 -방향으로 증가하고 커패시터의 전류도 -이기 때문에 전체 전류는 증가하고 (4) 구간에서는 멤리스터의 전류는 -방향으로 감소하고 커패시터의 전류도 +이기 때문에 전체 전류는 감소하게 된다. 그러므로 (3), (4)구간에서는 히스테리시스 모양이 벌어진다.

2.2 멤리스터 미분제어 특성 해석




Fig. 6. Memristor based differential control circuit.

그림 6은 멤리스터의 고유한 히스테리시스 특성을 제어하기 위한 멤리스터 기반 미분제어 회로이다. 증폭기는 이득이 무한대이며 입력전압(Vin)에는 사인파가 들어간다. 입력전압과 출력전압(Vo)의 관계식은

$$\begin{aligned}
 V_o &= -\left(R \frac{V_{in}}{M(t)} + RC \frac{dV_{in}}{dt}\right) \\
 &= -\left(R \frac{V_{in}}{M(t)} + R \cdot C \cdot \omega C \cos \omega t\right) \quad (2)
 \end{aligned}$$

로 정의된다. M(t)는 시간에 따른 멤리스터의 저항이다. 반전증폭기이기 때문에 Vin과 Vo의 관계는 그림 5(d)의 특징에 반전 형태를 갖는다.




Fig. 7. Graph of Vin and Vo in according to the changed capacitance. (a) C=1 nF, (b) C=50 nF, (c) C=100 nF, and (d) C=1 uF.

그림 7은 그림 6의 커패시턴스의 변화에 따른 V_{in} 과 V_o 의 히스테리시스 곡선 특성을 나타낸 PSPICE 결과 값이다. 커패시턴스가 증가하면 커패시터에 흐르는 전류가 증가하고 입력전압 대 전체 전류의 히스테리시스 대칭점이 증가하게 된다. 따라서 커패시턴스가 증가할수록 V_{in} 과 V_o 의 히스테리시스 대칭점이 내려가게 된다.

2.3 멤리스터 적분제어 특성 해석




Fig. 8. Memristor based integral control circuit.

그림 8은 히스테리시스 곡선 제어를 위한 멤리스터 기반 적분제어 회로이다. 그림 6과 같이 V_{in} 에 사인파가 들어가고 증폭기의 이득이 무한대이다. V_{in} 과 V_o 의 관계식은

$$\begin{aligned}
 i(t) &= \frac{V_{in}}{M(t)} \\
 V_o &= -(V_R + V_C) \\
 &= -(R \cdot i(t) + \frac{1}{C} \int_0^t i(\tau) d\tau) \\
 &= -(R \frac{V_{in}}{M(t)} + \frac{1}{C} \int_0^t \frac{V_{in}}{M(\tau)} d\tau) \quad (3)
 \end{aligned}$$

로 정의된다. 출력전압(V_o)는 저항에 걸리는 전압(V_R)+ 커패시터에 걸리는 전압(V_C)로 표현된다. V_R 과 V_C 모두 멤리스터에 흐르는 전류와 관계가 있다. 멤리스터 매크로 모델링의 히스테리시스 곡선이 정확히 대칭적이지 않아 커패시터에 전압이 축적되는 현상을 확인할 수 있었다.

그림 9는 그림 8의 회로에서 사인파인 입력전압을 넣었을 때 그림 9(a) V_{in} - V_R 곡선, 그림 9(b)의 V_{in} - V_C 곡선, 그림 5(c)의 V_{in} - V_o 곡선 결과를 나타내었다.






Fig. 9. PSPICE results of [Fig. 8]. (a) V_{in} - V_R curve, (b) V_{in} - V_C curve, and (c) V_{in} - V_o curve.

그림 9(a)에서 멤리스터 전류가 저항에 걸리는 전압은 (1)구간보다 (2)구간이 -방향으로 전압의 크기가 더 크다. 커패시터도 -방향으로 (1)구간보다 (2)구간의 전압의 크기가 더 크다. 따라서 (1)구간과 (2)구간의 전압 차이는 더 벌어지기 때문에 히스테리시스 모양도 벌어진다. (3)구간에서 멤리스터 전류가 저항에 걸리는 전압은 (4)구간보다 크다. 그러나 (4)구간에서의 커패시터 전압이 (3)구간보다 크기 때문에 (3), (4)구간에서의 히스테리시스 모양이 좁아진다. 적분 커패시터의 전압이 커질수록 (3), (4)구간에서의 전압의 차이는 좁아지고




Fig. 10. Vin-Vo hysteresis curves according to the changed capacitance. (a) C=10 uF, (b) C=8 uF, (c) C=6 uF, and (d) C=4 uF.

(1), (2)구간에서의 전압의 차이는 커져서 히스테리시스 모양의 대칭점은 위쪽으로 올라가게 된다. 장시간 측정된 결과 그림 9(b)에서 적분 커패시터에 전하가 축적되는 것을 볼 수 있었다. 이는 매크로 모델링의 히스테리시스 곡선이 정확히 대칭적이지 않아서 나타나는 결과이다. 마찬가지로 그림 9(c)에서 히스테리시스 곡선의 모양도 굵게 나타난다. 커패시터에 걸리는 전압은 그림 5(b)의 미분 커패시터의 전류방향과 같아 보이지만 식 (3)에서 보듯이 -부호를 포함하기 때문에 반대방향의 히스테리시스 곡선 형태를 지닌다.

그림 10은 커패시턴스의 변화에 따른 멤리스터 기반 적분제어 회로의 Vin-Vo 히스테리시스 곡선 특성을 나타낸 것이다. 커패시턴스가 10 uF에서 4 uF로 변화됨에 따라 히스테리시스 곡선 및 대칭점 특성이 변화되는 것을 확인할 수 있었다.

3. 결과 및 고찰

본 연구에서는 PSPICE 회로해석을 위한 매크로 모델을 제안하였고, 시간에 따른 멤리스터의 전류, 전압, 저항 특성을 해석하였다. 또한, 멤리스터-커패시터 병렬회로에 대해 고찰하였고, 멤리스터의 미분 제어 해석을 통해 커패시턴스의 변화에 따른 대칭점 이동에 대해 해석을 실시하였다. 반전증폭기에서 커패시턴스를 변화시켜 커패시터에 의해 제어되는 전류량이 증가됨에 따라 대칭점이 아래로 이동하였다.

마지막으로 적분 제어 해석을 통해 멤리스터 전류가 커패시터에 전하가 축적되는 결과를 분석하였고, 커패시턴스가 감소할수록 대칭점이 위로 이동하는 것을 확인할 수 있었다.

4. 결론

향후 본 연구에서 이루어진 멤리스터 미분 및 적분 제어에 의해 멤리스터의 고유한 히스테리시스 곡선 특성이 제어되는 결과를 토대로 소자의 기초 및 신경 모방 회로 등의 응용 연구에 원천적인 도움을 줄 수 있고, 또한 공정상에서 문제가 일어날 수 있는 히스테리시스 모양에 대한 보상회로 등 다양한 아날로그 응용에 활용될 것으로 사료된다.

감사의 글

본 연구는 2014년 교육부와 한국연구재단의 지역 혁신창의인력양성사업의 지원을 받아 수행된 연구임 (NRF-2014H1C1A1066686).

REFERENCES

- [1] L. O. Chua, *IEEE Trans. Circuit Theory*, **18**, 5 (1971).
- [2] D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, *Nature*, 453 (2008).
- [3] Ch. K. Volos, I. M. Kyprianidis, and I. N. Stouboulos, *International Conference on Digital Signal Processing* (2011).
- [4] L. O. Chua and S. M Kang, *Proc. of the IEEE*, **64**, 2 (1976). [DOI: <http://dx.doi.org/10.1109/PROC.1976.10092>]
- [5] W. H. Hayt and J. A. Buck, *Engineering Electromagnetics, 9th ed.* (McGrawHill)