

이상적인 열방산 효과를 위한 GaN on Diamond 구조의 제안과 접합매개층 종류에 따른 열전달 시뮬레이션 비교

김종철¹, 김찬일¹, 양승한^{2,a}

¹ 경북대학교 기계연구소

² 경북대학교 기계공학부

Suggestion and Design of GaN on Diamond Structure for an Ideal Heat Dissipation Effect and Evaluation of Heat Transfer Simulation as Different Adhesion Layer

Jong Cheol Kim¹, Chan Il Kim¹, and Seung Han Yang^{2,a}

¹ Institute of Mechanical Engineering Technology, Kyungpook National University, Daegu 41566, Korea

² School of Mechanical Engineering, Kyungpook National University, Daegu 41566, Korea

(Received February 17, 2017; Revised March 2, 2017; Accepted March 8, 2017)

Abstract: Current progress in the development of semiconductor technology in applications involving high electron mobility transistors (HEMT) and power devices is hindered by the lack of adequate ways to dissipate heat generated during device operation. Concurrently, electronic devices that use gallium nitride (GaN) substrates do not perform well, because of the poor heat dissipation of the substrate. Suggested alternatives for overcoming these limitations include integration of high thermal conductivity material like diamond near the active device areas. This study will address a critical development in the art of GaN on diamond (GOD) structure by designing for ideal heat dissipation, in order to create a pathway with the least thermal resistance and to improve the overall ease of integrating diamond heat spreaders into future electronic devices. This research has been carried out by means of heat transfer simulation, which has been successfully demonstrated by a finite-element method.

Keywords: GaN on diamond, Heat dissipation, Thermal management, Finite element method, Heat transfer simulation, Bonding adhesion layer

1. 서론

최근 급변하고 있는 반도체 전자소자산업과 높은 소비 전력을 요구하는 수많은 전자제품의 연구 및 개발이 활발히 진행되고 있다 [1]. 그 중 HEMT (high electron

mobility transistor), 파워소자(power device)와 같은 어플리케이션에 사용되는 구조 중 하나인 GaN (gallium nitride) on Diamond (GOD) 구조의 연구가 세계적으로 매우 활발하게 진행되고 있다 [2]. 기존 다이아몬드 층이 없는 기판을 이용한 장치의 경우, 작동 시 발생되는 높은 온도로 인해 장치 전반의 성능이 저하되므로, 열전도도가 높은 물질(다이아몬드)을 삽입(증착 또는 접합)하는 방법을 통하여 성능을 개선하고자하는 연구가 많이 진행되어 왔다 [3]. 기판 자체의 높은 열전도도를 이용한 이상적인 장치의 개발은, 특히 광전자 및 전자장

a. Corresponding author; syang@knu.ac.kr

Copyright ©2017 KIEEME. All rights reserved.
 This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.




Fig. 1. Thermal simulation of power GaN devices on silicon substrate with and without 20 µm diamond insertion layer.

치 분야에 있어서는 다이아몬드 박막의 높은 열전도성, 절연성, wide band gap의 특성을 이용하여 고온 동작 소자, 고온 온도센서, 광센서, 압력센서 등으로도 활용이 가능하다 [4]. GaN층 하부에 열 분산기(heat spreader) 역할을 할 수 있는 다이아몬드 층의 삽입을 통하여 반도체 장치 전반에 야기되는 국부적으로 발생하는 높은 열을 완화시키는 연구가 꼭 필요하다.

그림 1은 선행된 연구결과 중 하나인 GOD 구조의 시뮬레이션 결과로서 기판 구조에서 발생하는 hot spot이 확연히 줄어드는 것을 확인할 수 있으며, 이는 실제 장치에 요구되는 열관리(thermal management)의 효율성이 크게 증가되었다는 것을 알 수 있다 [5]. 이로 인해 장치 전반의 성능을 최대화시키고, 열응력으로 야기되는 저하(degradation)를 방지하여 장치 수명을 연장하고, 장기간의 신뢰성(long-term reliability)을 확보할 수 있는 효과를 얻을 수 있다. 하지만 현재 상용화된 GOD 기판의 구조는 알려지지 않은 유전체 물질(dielectric materials)을 접합매개층(adhesion layer)으로 이용하여 GaN과 다이아몬드의 접합에 사용되고 있다 [2]. 일반적인 유전물질은 낮은 열전도성을 지니기 때문에 이 또한 장치 전반의 열저항(thermal resistivity)을 높이며 높은 열전도도를 가지는 다이아몬드 층의 삽입 효과를 반감시키는 단점을 지니고 있다. 본 논문에서는 장치 성능을 저하시키는 유전물질 중간 삽입층을 사용하지 않은 이상적인 GOD 구조의 디자인을 제안하고, 제안된 구조의 열전도도 시뮬레이션을 비교 평가하고자 한다. 재료에 따른 열전도도의 차이로 인하여 열방산(heat

dissipation)량이 달라지기 때문에 효율적인 열방산을 위한 각 층 재료의 최적의 두께를 계산하고, 열방산 효과의 극대화를 이룰 수 있는 최적의 구조를 제시하며, 열방산 효율의 양상을 평가하기 위해 유한요소법(finite element method)을 이용한 해석을 수행하였다.

2. 실험 방법

2.1 해석 모델




Fig. 2. Schematic view of GOD structure for finite element simulation model.

본 연구에서는 다음의 3가지 모델에 대한 해석을 수행하였다. 그림 2는 본 연구에서 수행한 유한요소 해석 모델의 계략도이다. 계략도의 최상부층은 디바이스로 이용할 수 있는 GaN 층으로서 10 µm 두께로 정하였으며, 이 층을 silicon-on-diamond (SOD) 기판과 접합하기 위해 사용되는 접합매개층이 삽입되어 있다. 이어서 SOD 기판의 다이아몬드 층이 10 µm 두께를 가지며, 마지막으로 전체 구조를 지지하는 실리콘 기판이 위치한다. 통상적인 silicon-on-diamond (SOD) 기판의 실리콘 기판의 두께는 통상적으로 500 µm의 정도가 사용되어 지나, 본 연구에서는 해석의 편의를 위해 100 µm로 모델링 하였다.

여기서 접합매개층의 재료 성분과 구조에 따라 3개의 모델로 세분화 하였다. 표 1에서 나타낸 바와 같이 모델 1과 2는 일반적으로 현재 사용되고 있는 GOD 구조이며, 모델 3은 본 연구에서 새롭게 제안한 GOD 구조이다. SOD 기판 위에 GaN를 적층하기 위한 접합매개층으로 모델 1은 Si-SiO₂ (silicon dioxide)가 사용되었고, 모델 2는 유전체 물질을 사용하였으며, 본 연구에서 제

Table 1. Types of materials and thickness for finite element simulation models.

No	Material	Thickness (μm)	Total thickness (μm)
Model 1	Silicon	0.1	0.4
	SiO ₂	0.3	
Model 2	Dielectric	0.1	0.1
Model 3	Silicon	0.1	0.11
	SiO _x C _y	0.01	

안한 모델 3에서는 직접접합의 방식으로 Si-SiO_xC_y (silicon oxycarbide)가 사용되었다. 여기서 SiO_xC_y 물질은 다이아몬드와 실리콘이 직접 접합할 때 실리콘 산화층과 다이아몬드가 화학적 결합을 이뤘을 때 생성되는 층이며, SiO_xC_y 물질의 두께는 일반적인 실리콘 웨이퍼 표면위에 존재하는 native oxide의 두께를 감안하여 10 nm로 정하였다. 그리고 SiO₂와 유전체물질의 두께는 선행되었던 논문의 결과로 각각 300 nm와 100 nm로 해석을 진행하였다. 여기서 모델 1의 경우, 웨이퍼 본딩 시 가장 중요한 요소인 기판 표면 거칠기가 접합매개체로 사용된 SiO₂의 두께가 300 nm인 경우 가장 본딩에 적합하다고 진술되어 있다 [6]. 또한 모델 2의 경우, 선행되었던 GaN on Diamond의 여러 논문 결과에서 밝히지 않은 유전체 물질을 접합매개체로 사용하였으며, 그의 두께는 50~100 nm로 기술되어 있다 [2,7]. 이는 GaN과 Diamond 이종 물질간의 lattice mismatch를 최소화시키기 위한 transition layer의 삽입이 필요하므로 최소 100nm의 두께가 사용되었다고 보여 진다. 모델 3의 경우는 실제 Silicon on Diamond를 웨이퍼 본딩법으로 실험을 한 결과를 바탕으로 본 논문에서 제안한 새로운 GaN on Diamond구조에 토대가 되었다 [4]. 지금까지 발표되었던 여러 논문의 결과와 현재 상용화에 이용되는 기술들을 바탕으로 종합해보면, 모델1과 모델2에 사용된 접합매개체의 종류와 두께는 이미 최적화 단계이며, 본 논문에서 이를 뛰어 넘는 새로운 구조의 아이디어를 제안하며, 열전달 시뮬레이션의 결과를 토대로 기존 구조와의 비교 평가 하고자 하였다.

표 2는 유한 요소 해석에 사용된 재료들의 열전달 계수이다. 일반적인 박막 공정에서 생기는 유전체 물질들의 대부분이 비정질(amorphous)의 구조를 가지고

Table 2. Thermal conductivities of various materials applied in simulation.

Material	Thermal conductivity (W/m·K)
GaN	130
Silicon adhesion layer (model 1)	148
SiO ₂ (model 1)	1.5
Dielectric adhesion layer (model 2)	0.6
SiO _x C _y (model 3)	0.07
Diamond	1000
Silicon supportive substrate	148

0.005~2 W/m·K 정도의 열전도도를 가진다 [8]. 본 해석 0.6 W/m·K의 값을 선정하였다. 또한, SiO_xC_y 층의 열전달 계수는 통상적으로 사용되어지는 단열재 수준의 전도도를 가지기 때문에 직접 접합 과정에서 이 층의 두께를 컨트롤 하는 것이 매우 중요하다 [9]. 이 층의 두께가 두꺼워 질수록 단열 효과가 커져 오히려 재료의 열전달을 나쁘게 만들 수 있기 때문이다 [10].

2.2 유한 요소 해석 조건

위에서 제시한 해석 모델의 열전달 해석은 ANSYS 16.2를 활용하였다. 해석에 소요되는 시간을 줄이기 위해 전체 모델의 1/4을 제작하여 X 방향과 Z 방향에 대칭 조건을 부여하여 수행하였다.

모델 윗부분에 고온의 소자를 단순화 시킨 10×10×1 μm 의 돌출부를 모델링하여 85°C의 정온도를 부여하였으며, 모델의 밑면은 22°C의 등온면으로 가정하였다. 모델 주위는 1기압의 22°C의 자연 대류 환경으로 설정하고, 공기의 최저 대류 계수인 5 W/m²·°C를 사용하였다.

모델의 메쉬는 hex dominant를 사용하였고, 표 3은 각각의 해석 모델의 메쉬 정보이다.

Table 3. Generated mesh information in simulation.

No	Nodes	Elements
Model 1	289335	64359
Model 2	279379	62990
Model 3	300334	65906

3. 결과 및 고찰

그림 3은 세 가지 모델에 대한 열전달 유한 요소 해석의 온도 분포 결과이다. 그림 3(a)의 경우 세 가지 모델 중 접합매개층의 두께가 가장 두꺼울 뿐만 아니라 열전도도가 낮은 SiO₂ 층이 발열부의 열이 다이아몬드 층으로 방출되는 것을 차단시키는 역할을 하게 된다. 결과적으로 GaN 층에 넓은 고온 영역을 형성하게 되고, 접합매개층 밑으로는 저온 영역이 존재하게 된다. 이는 실제로 발열부가 되는 소자의 온도가 높아지게 되어 내구성과 신뢰성에 악영향을 초래한다. 그림 3(b)의 경우는 접합매개층의 두께가 얇아서 열전도 계수가 낮음에도 불구하고, 모델 1에 비해 다이아몬드 층으로 방출되는 열이 증가하는 것을 볼 수 있다. 이는 하부의 열전도도가 높은 다이아몬드 층으로 열을 방출하여 발열부의 온도를 낮추는 역할을 한다. 그림 3(c)의 경우 SiO_xC_y 층이 재료 중 가장 낮은 열전도도

를 가지지만, 10 nm의 매우 얇은 두께로 인하여 앞의 모델 1에서와 같은 열차단 효과는 나타나지 않았다. 이에 발열부의 열이 높은 효율을 보이며 다이아몬드와 실리콘 모재로 효과적으로 방출되는 모습을 보였다.

이를 뒷받침하기 위해, 아래에 두께에 따른 구조 전반의 열저항(thermal resistance) 수식을 나타내었다.

$$Q = -kA \frac{dT}{dx} = kA \frac{T_1 - T_2}{L} = \frac{T_1 - T_2}{R} \quad (1)$$

식 (1)은 Fourier의 열전도도 법칙으로, 전도열전달량은 면적과 온도차의 곱을 두께로 나눈 값에 비례한다. 이를 바탕으로 열저항을 계산할 수 있으며, 식 (2)에 나타내었다.

$$R = \frac{L}{kA} \quad (2)$$

본 해석 모델의 다른 조건은 같기 때문에 해석 결과는 접합매개층의 열저항에 크게 의존하게 되며, 식 (2)로부터 SiO_xC_y 층의 낮은 열전도도에도 불구하고 두께가 매우 얇기 때문에 상대적으로 열저항 값은 가장 낮게 나타남을 알 수 있다.

그림 4는 앞서 진술한 내용을 뒷받침하기 위해 재료의 열유속을 해석하였다. 모델 1(그림 4(a))의 결과에서 보면 접합매개층을 통과하는 열유속은 약 186 W/mm² 정도에 불과하며, 대부분의 열은 접합매개층 위쪽에 넓게 분포하고 있다. 이는 SiO₂ 층의 열차단 현상으로 다이아몬드 층으로 열이 쉽게 방출되지 않는 모습을 말해준다. 모델 2(그림 4(b))에서는 접합매개층을 통해 평균 330 W/mm²의 열유속이 관찰되었다. 또한 접합매개층을 통과한 열이 다이아몬드 층의 윗부분에 자리 잡고 있다. 본 해석에서 열전도도는 등방성으로 설정하였기 때문에, 다이아몬드 층으로 전파된 열은 다이아몬드의 높은 열전도도로 인해 모든(±X, ±Y, -Z) 방향으로 고르게 퍼지는 현상이 발생하였다. 모델 3(그림 4(c))은 700 W/mm² 이상의 열유속이 접합매개층을 통과하여 다이아몬드 층으로 전파되었음을 알 수 있었다. 또한 발열부의 열이 상대적으로 쉽게 접합매개층을 통과할 수 있기 때문에, GaN층 내부에서의 열유속은 상대적으로 작게 나타났다.

그림 5는 각 모델 중심부에서 -Y 방향으로 측정한




Fig. 3. Temperature distribution with different simulation models. (a) Model 1, (b) model 2, and (c) model 3.




Fig. 4. Total heat flux with different simulation models. (a) Model 1, (b) model 2, and (c) model 3.




Fig. 5. Temperature distribution along the vertical position (-Y direction) of the different simulation models.

온도 분포를 나타낸다. 해석 모델의 크기는 120 μm 지만 접합매개층의 온도 분포에 초점을 맞추어 20 μm 까지만 나타내었다. 모델 1(빨강)의 경우 GaN 층의 온도 구배가 완만한 것으로 볼 때 대부분의 열은 GaN 층에 머무르고 있는 상태임을 알 수 있다. 또한 접합매개층

Table 4. The results of simulated temperature at adhesion layer of the different simulation models.

No	Begin (°C)	End (°C)	ΔT (°C)
Model 1	61.95	30.44	31.51
Model 2	47.46	34.36	13.1
Model 3	36.77	36.75	0.02

을 지나면서 급격한 온도 하강은 접합매개층이 열전달을 방해하는 역할을 하고 있다는 점을 명확히 알 수 있다. 모델 2(노랑)의 온도 분포에서도 접합매개층의 열차단 효과가 관찰되지만, 모델 1과 비교해 볼 때 좀 더 나은 열방산 효과를 알 수 있다. 모델 3(파랑)은 접합매개층의 온도 하강을 관찰하기 힘들며, 완만한 꺾은 선 그래프의 형태로 열이 자연스럽게 다이아몬드 층과 실리콘 모재로 퍼져 나가는 것을 확인할 수 있다.

초기 해석 조건에서 발열부(85°C)와 실리콘 기판(22°C)의 온도조건은 동일하지만, 접합매개층의 시작과 끝의 온도는 확연한 차이를 보인다. 표 4에서 보듯이 모델 1의 경우 접합매개층에서의 온도 하강이 31.51°C를 보인다. 이는 열이 접합매개층을 통과하기 어렵다는 것을 의미하며 발열부에 열이 국부적으로 집중되는 현상으로 풀이된다. 반면에 모델 3의 경우 온도차가 0.02°C에 불과하므로 이는 별다른 제약 없이 열이 자연스럽게 발열부에서 바닥의 실리콘 기판까지 전파됨을 알 수 있다. 이는 본 연구에서 제안한 GOD 구조가 기존의 다른 구조에 비해 뛰어난 열방출 효과를 가진다는 것을 의미한다.

4. 결론

높아진 소비전력을 요구하는 전자제품의 연구와 개발에 따른 높은 전도도의 기판 및 구조의 연구가 활발히 진행되고 있다. 특히, 높은 성능을 발현하는 GaN 물질을 이용한 GaN on diamond의 구조의 필요성이 대두되고 있다.

본 논문에서는 효율적이며 이상적인 열방산을 위한 GOD 구조의 디자인을 제안하고 그 모델의 열전달 해석을 비교 평가하였다. 재료에 따른 열전도도의 차이로 인하여 열방산량이 달라지기 때문에 효율적인 열방산

량을 의한 최적의 구조 디자인을 제안하고, 열방산 효과의 극대화를 이룰 수 있는 최적의 구조를 제시할 수 있었다. 또한 유한요소법을 이용한 열방산 시뮬레이션으로 제시된 디자인의 탁월한 열방출, 방산 효과를 검증할 수 있었다.

감사의 글

이 논문은 2016년도 정부(교육부)의 재원으로 한국연구재단의 중점연구소사업(2010-0020089)의 지원에 의해 수행된 연구입니다.

REFERENCES

- [1] A. Moore and L. Shi, *Mater. Today.*, **17**, 163 (2014). [DOI: <https://doi.org/10.1016/j.mattod.2014.04.003>]
- [2] J. Pomeroy, M. Bernardoni, D. Dumka, D. Fanning, and M. Kuball, *Appl. Phys. Lett.*, **104**, 083513 (2014). [DOI: <https://doi.org/10.1063/1.4865583>]
- [3] M. Rabarota, J. Wdzieza, S. Saadab, J. Mazellierc, C. Lecouveya, J. Roussina, J. Dechampa, P. Bergonzob, F. Andrieuc, O. Faynotc, S. Deleonibusc, L. Claveliera, and J. Rogerdl, *Diamond Relat. Mater.*, **9**, 796 (2010). [DOI: <https://doi.org/10.1016/j.diamond.2010.01.049>]
- [4] J. C. Kim, *Processing and Characterization of Diamond Surfaces for Wafer Bonding Applications*, p. 15, University of Florida, Gainesville (2015).
- [5] SP3, *The Solution to High Power Density Thermal Management*, <http://www.sp3diamondtech.com/pdf/ganonsod.pdf> (2008).
- [6] S. Duangchan, Y. Uchikawa, Y. Koishikawa, B. Akiyoshi, K. Nakagawa, S. Matsumoto, M. Hasegawa, and S. Nishizawa, *Proc. 2015 IEEE 65th Electronic Components and Technology Conference (ECTC)* (IEEE, California, USA, 2015). [DOI: <https://doi.org/10.1109/ECTC.2015.7159590>]
- [7] J. Pomeroy, M. Bernardoni, A. Sarua, A. Manoi, D. Dumka, D. Fanning, and M. Kuball, *Proc. Compound Semiconductor Integrated Circuit Symposium (CSICS)* (IEEE, California, USA, 2013). [DOI: <https://doi.org/10.1109/CSICS.2013.6659210>]
- [8] S. Fong, A. Sood, L. Chen, N. Kumari, M. Asheghi, K. Goodson, G. Gibson, and H. Wong, *J. Appl. Phys.*, **120**, 015103 (2016). [DOI: <https://doi.org/10.1063/1.4955165>]
- [9] L. Qiu, Y. Li, X. Zheng, J. Zhu, D. Tang, J. Wu, and C. Xu, *Int. J. Thermophys.*, **35**, 76 (2014). [DOI: <https://doi.org/10.1007/s10765-013-1542-8>]
- [10] P. Chao, K. Chu, and C. Creamer, *Proc. CS MANTECH Conference* (CS MANTECH, Louisiana, USA, 2013).