

# Indium-Zinc 산화물 박막 트랜지스터 기반의 N-MOS 인버터

김한상<sup>1</sup>, 김성진<sup>1,2,a</sup>

<sup>1</sup> 충북대학교 전자정보대학

<sup>2</sup> 충북대학교 컴퓨터정보통신연구소

## Indium-Zinc Oxide Thin Film Transistors Based N-MOS Inverter

Han-Sang Kim<sup>1</sup> and Sung-Jin Kim<sup>1,2,a</sup>

<sup>1</sup> College of Electrical and Computer Engineering, Chungbuk National University, Cheongju 28644, Korea

<sup>2</sup> Institute for Computer and Information Communication, Chungbuk National University, Cheongju 28644, Korea

(Received January 12, 2017; Revised March 26, 2017; Accepted April 12, 2017)

**Abstract:** We report on amorphous thin-film transistors (TFTs) with indium zinc oxide (IZO) channel layers that were fabricated via a solution process. We prepared the IZO semiconductor solution with 0.1 M indium nitrate hydrate and 0.1 M zinc acetate dehydrate as precursor solutions. The solution-processed IZO TFTs showed good performance: a field-effect mobility of 7.29 cm<sup>2</sup>/Vs, a threshold voltage of 4.66 V, a subthreshold slope of 0.48 V/dec, and a current on-to-off ratio of 1.62×10<sup>5</sup>. To investigate the static response of our solution-processed IZO TFTs, simple resistor load-type inverters were fabricated by connecting a 2-MΩ resistor. Our IZOTFTbased N-MOS inverter performed well at operating voltage, and therefore, is a good candidate for advanced logic circuits and display backplane.

**Keywords:** Oxide thin film transistor, Oxide semiconductor, NMOS inverter, Oxide TFT inverter

### 1. 서론

산화물 반도체의 일종인 IZO (indium zinc oxide) 는 넓은 밴드갭, 뛰어난 광 투과성 그리고 높은 mobility를 가지는 특징으로 인해서 투명 디스플레이의 back plane 소자에 응용이 가능한 신규 재료로 각광 받고 있다 [1]. 특히 빠른 이동도를 요구하는 대면적 디스플레이의 백플레인 소자로 활용이 가능하며, 차세대 기술인 투명전자 소자의 개발에도 응용할 수 있는 장점을 가지고 있다 [2-5]. 기판 위에 박막을 형성하여 높은 전도도

와 가시광 영역에서 우수한 투과도를 나타내는 본 연구에서는 IZO oxide TFT를 제작 평가하고, 제작한 소자를 이용하여 하고, 제작한 소자를 이용하여 N-MOS inverter [6,7]를 구성하였고 평가하여 inverter 소자로서의 특징을 확인하였다. 일반적으로 산화물 반도체는 ZnO, ZnSnO, ZnTinO, InGaZnO, InZnO (IZO) 계열의 물질이 주로 연구되고 있으며 용액공정(solution-process), 화학기상증착법(metal organic chemical vapor deposition), 펄스레이저증착법(pulsed laser deposition), 스퍼터(RF magnetron sputtering)와 같은 다양한 방법으로 제작되고 있다 [8-11]. 이 중에서도 용액공정을 이용한 제작 방법이 큰 주목을 받고 있다. 기존의 펄스레이저 증착법, 스퍼터와 같은 진공증착법은 비싼 장비와 유지비가 필요하다. 반면에 용액공정을 이용한 산화물 반도체의 제작은 저렴한 가격, 간단한 공정

a. Corresponding author; [ksj@chungbuk.ac.kr](mailto:ksj@chungbuk.ac.kr)

Copyright ©2017 KIEEME. All rights reserved.  
 This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0/>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

과정으로부터 짧은 시간에 높은 성능을 가지는 소자를 쉽게 제작할 수 있기 때문이다 [12,13].

본 논문에서는 용액 공정으로 IZO 산화물 박막 트랜지스터를 제작하고, 기본 디지털 소자인 인버터를 구성해 봄으로써 산화물 박막 트랜지스터의 전자 소자로의 응용 가능성에 대해 연구하였다.

## 2. 실험 방법

그림 1은 이번 연구에서 제작한 IZO 산화물 박막 트랜지스터의 구조를 나타낸다. IZO 산화물 박막 트랜지스터는 top-contact bottom-gate 구조로 제작하였다. 기판의 역할과 함께 게이트(gate) 전극으로 사용하기 위해 과도핑된 n형(heavily doped n-type) 실리콘 웨이퍼를 사용하였고, 절연막 형성을 위해 가열로(furnace)에서 열산화(thermal oxidation) 방식을 통해 100 nm의 SiO<sub>2</sub>를 성장시켰다. 이후 웨이퍼 세정을 위해 피라냐 세정(piranha cleaning)과 표준 세정을 실시하였다. 용액 공정 기반의 IZO 산화물 반도체를 제작하기 위해 시약인 indium nitrate hydrate [In(NO<sub>3</sub>)<sub>3</sub>·xH<sub>2</sub>O], zinc acetate dihydrate [Zn(CH<sub>3</sub>COO)<sub>2</sub>·2H<sub>2</sub>O]를 사용하였으며, 0.1 M의 In, Zn 용액을 제작하기 위해 용매로써 2-메톡시에탄올(2-methoxyethanol)을 사용하였다. 웨이퍼에 반도체 박막을 제작하기 위해 IZO 용액을 30 초 동안 1,500 rpm의 속도로 스핀 코팅을 진행하여 IZO 산화물 반도체를 30~40 nm 두께로 코팅하였다. 이후 남아있는 용매를 증발시키기 위해 400°C의 온도에서 열처리(annealing)를 2시간 동안 실시하였다.

그 후, 금속 증착기(metal evaporator)를 이용하여 Al을 진공 증착하여 100 nm의 소스(source), 드레인(drain) 전극으로 제작하였다. TFT 소자 channel의




Fig. 1. Schematic structure of bottom-gated IZO-TFTs.

length와 width는 200 μm, 2,000 μm으로 각각 측정되었다. 그리고 반도체 파라미터를 추출하기 위해 agilent사의 B1500 장비를 이용해서 상온에서 소자를 측정한 후 제작한 소자를 이용하여 부하 저항으로 2 MΩ의 저항과 VDD 5 V로 N-MOS inverter를 구성한 후 static test를 진행하였다.

## 3. 결과 및 고찰

그림 2는 IZO oxide TFT의 전달 특성(transfer curve)과 문턱 전압 특성(V<sub>TH</sub> curve)을 나타낸다. 게이트 전압(gate voltage)이 30 V일 때에 드레인 전류(drain current)는 7.94×10<sup>-4</sup>로 측정되었다. 또한 드레인 전류를 루트 처리한 SQRT (I<sub>D</sub>)에서 기울기 부분이 x축과 만나게 되어 나오는 값이 문턱 전압 값이며, 본 논문에서의 IZO oxide TFT의 문턱 전압 값은 4.66 V이다. 또한 -4V의 turn on 전압을 가지며 특히 negative sweep이 진행될수록 I<sub>D</sub> 전류의 상승은 용액공정으로 만들어진 IZO 박막이 외부 공기와의 접촉으로 인해 계면의 OH 이온의 결합으로 인해 누설 전류 상승으로 기인하였다. 향후 연구에서는 산화물 반도체 박막을 제작한 뒤 OH 이온의 계면 후처리 또는 passivation 공정이 포함될 것이다. 표 1은 본 연구에서의 IZO oxide TFT의 4가지 대표적인 parameter에 대해서 나타낸 것이다. 즉 7.29 cm<sup>2</sup>/Vs 값의 전자 이동도(mobility)와 1.62×10<sup>5</sup> 값의 on/off current ratio (I<sub>on</sub>/I<sub>off</sub>)를 갖으며 문턱 전압(V<sub>TH</sub>)은 4.66 V이고 sub-threshold Swing (S/S)은 0.48 V/decade 값을 갖는다.





Fig. 2. Transfer characteristics of the IZO-TFTs and V<sub>TH</sub> characteristics of the IZO-TFTs.




**Fig. 3.** AFM images of IZO TFTs with a scan size (a)  $2 \times 2 \mu\text{m}^2$  and (b)  $500 \times 500 \text{ nm}^2$ .

**Table 1.** Summary of the electrical parameters for IZO transistors with  $L=200 \mu\text{m}$  and  $W=2,000 \mu\text{m}$ .

| Mobility ( $\text{cm}^2/\text{Vs}$ ) | $I_{\text{on}}/I_{\text{off}}$ | $V_{\text{th}}$ (V) | S/S (V/decade) |
|--------------------------------------|--------------------------------|---------------------|----------------|
| 7.29                                 | $1.62 \times 10^5$             | 4.66                | 0.48           |

그림 3은 IZO oxide transistor의 표면을 AFM (atomic force microscope) 장비를 이용해 원자 간의 힘을 측정하여 표면의 원자 상을 그림 3(a)는  $2 \mu\text{m}$ 으로, 그림 3(b)는  $500 \text{ nm}$ 으로 조사했을 때의 표면의 상태를 측정한 결과이다.  $2 \mu\text{m}$ 으로 측정하였을 때는  $0 \text{ nm}$ 부터  $10 \text{ nm}$  사이에서 굴곡을 나타내었으며  $500 \text{ nm}$ 으로 측정하였을 때는  $0 \text{ nm}$ 부터 대략  $5 \text{ nm}$  사이에서 굴곡을 나타내며, root-mean-square 값은  $0.36 \text{ nm}$ 로 측정되었다. AFM 결과로부터 본 실험에서 제작된 용액공정 산화물 반도체 박막은 균일하고 부드러운 표면을 보였으며, 외부의 추가적이고 급격한 열처리로 인한 분리된 다른 상이 관찰되지 않은 걸로 미루어 분명한 무정형 상태임을 판단할 수 있었다. 일반적으로 표면의 단차는 박막의 표면 거칠기와 관계가 있으며 박막의 표면 거칠기가 클수록 전자의 이동을 방해하는 interface trap charge 현상으로 소자의 mobility를 감소하는 원인이 되기에 표면의 거칠기가 작을수록 소자로서의 좋은 성능을 기대할 수 있다. 또한 IZO 박막의 두께가 두꺼워 질수록 소자 성능의 감소가 보고되었으며 [14] 얇은 박막은 용액공정 중에 하부 층의 pin-hole로 인해 전기적인 특성이 나타나지 않는다.

그림 4는 제작한 IZO oxide transistor를 이용해  $2 \text{ M}\Omega$



**Fig. 4.** Static characteristics of resistive load inverters based on IZO TFTs.

의 부하 저항 및  $V_{\text{DD}}$ 로  $5 \text{ V}$ 를 주어 N-MOS inverter를 구성한 후에 static test를 진행한 모습을 나타낸다.  $-10 \text{ V}$ 에서  $30 \text{ V}$ 까지의 입력 전압에 따라  $6 \text{ V}$ 에서  $0.5 \text{ V}$ 까지 반전되어 출력되는 것에 대해 inverter로서 활용이 가능한 것을 확인할 수 있다. 또한 그림 4(b)는 인버터를 통해서 반전된 전압의 효율인 직류 이득을 확인하기 위해서 입력 전압에 대비하여 출력 전압의 절댓값인  $|dV_{\text{out}}/dV_{\text{in}}|$ 의 토대로 계산한 것이며 최대 직류 전압 이득은  $4.4 \text{ V}$ 로 준수한 값을 나타내었다.

#### 4. 결론

본 논문에서는 IZO 산화물 트랜지스터를 제작하였고 평가하였다. 제작된 소자의 mobility는  $7.29 \text{ cm}^2/\text{Vs}$ 이며 on/off current ratio ( $I_{\text{on}}/I_{\text{off}}$ )는  $1.62 \times 10^5$ 이고 문턱 전압( $V_{\text{TH}}$ )은  $4.66 \text{ V}$ 이고 sub-threshold swing (S/S)은  $0.48 \text{ V/decade}$  값을 갖는다. 결과적으로 제작된 소자로 N-MOS inverter를 구성하여 static test를 통해서 파형이 반전되는 것을 확인하였다. 이러한 결과를 통해서 제작한 IZO 산화물 박막 트랜지스터를 이용해 inverter 소자로서 응용이 가능할 것으로 기대된다.

#### 감사의 글

이 논문(도서, 작품)은 2015년도 충북대학교 학술연구 지원사업의 교내연구비 지원에 의하여 연구되었음(This

work was supported by the intramural research grant of Chungbuk National University in 2015).

## REFERENCES

- [1] S. W. Glunz, S. Rein, J. Y. Lee, and W. Warta, *J. Appl. Phys.*, **90**, 2397 (2001). [DOI: <https://doi.org/10.1063/1.1389076>]
- [2] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, *Science*, **300**, 1269 (2003). [DOI: <https://doi.org/10.1126/science.1083212>]
- [3] H. Yabuta, M. Sano, K. Abe, T. Aiba, T. Den, H. Kumomi, K. Nomura, T. Kamiya, and H. Hosono, *Appl. Phys. Lett.*, **89**, 112123 (2006). [DOI: <https://doi.org/10.1063/1.2353811>]
- [4] C. G. Van de Walle, *Phys. Rev. Lett.*, **85**, 1012 (2000). [DOI: <https://doi.org/10.1103/physrevlett.85.1012>]
- [5] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, *Nature*, **432**, 488 (2004). [DOI: <https://doi.org/10.1038/nature03090>]
- [6] D. Macdonald and L. J. Geerligs, *Appl. Phys. Lett.*, **85**, 4061 (2004). [DOI: <https://dx.doi.org/10.1063/1.1812833>]
- [7] J. E. Cotter, J. H. Guo, P. J. Cousins, M. D. Abbott, F. W. Chen, and K. C. Fisher, *IEEE Trans. Electron Dev.*, **53**, 1893 (2006). [DOI: <https://doi.org/10.1109/ted.2006.878026>]
- [8] B. S. Ong, C. Li, Y. Li, Y. Wu, and R. Loutfy, *J. Am. Chem. Soc.*, **129**, 2750 (2007). [DOI: <https://doi.org/10.1021/ja068876e>]
- [9] H. C. Cheng, C. F. Chen, and C. Y. Tsay, *Appl. Phys. Lett.*, **90**, 012113 (2007). [DOI: <https://doi.org/10.1063/1.2404590>]
- [10] Y. J. Chang, D. H. Lee, G. S. Herman, and C. H. Chang, *Electrochem. Solid-State Lett.*, **10**, H135 (2007). [DOI: <https://doi.org/10.1149/1.2666588>]
- [11] D. Redinger and V. Subramanian, *IEEE Trans. Electron Dev.*, **54**, 1301 (2007). [DOI: <https://doi.org/10.1109/ted.2007.895861>]
- [12] W. B. Jackson, R. L. Hoffman, and G. S. Herman, *Appl. Phys. Lett.*, **87**, 193503 (2005). [DOI: <https://doi.org/10.1063/1.2120895>]
- [13] C. G. Choi, S. J. Seo, and B. S. Bae, *Electrochem. Solid-State Lett.*, **11**, H7 (2008). [DOI: <https://doi.org/10.1149/1.2800562>]
- [14] C. Y. Koo, K. K. Song, T. H. Jun, D. J. Kim, Y. M. Jeong, S. H. Kim, J. W. Ha, and J. H. Moon, *J. Electrochem. Soc.*, **157**, J111 (2010). [DOI: <https://doi.org/10.1149/1.3298886>]